Freunden von diesem Artikel berichten:
Logic Synthesis and SOC Prototyping: RTL Design using VHDL Vaibbhav Taraate 2020 edition
Preis
SFr. 71,99
exkl. MwSt.
Bestellware
Lieferdatum: ca. 31. Dez - 8. Jan 2026
Weihnachtsgeschenke können bis zum 31. Januar umgetauscht werden
Zu deiner iMusic Wunschliste hinzufügen
Logic Synthesis and SOC Prototyping: RTL Design using VHDL
Vaibbhav Taraate
This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.
251 pages, XIX, 251 p.
| Medien | Bücher Taschenbuch (Buch mit Softcover und geklebtem Rücken) |
| Erscheinungsdatum | 30. Januar 2021 |
| ISBN13 | 9789811513169 |
| Verlag | Springer Verlag, Singapore |
| Seitenanzahl | 251 |
| Maße | 150 × 220 × 10 mm · 500 g |
Weitere Titel von Vaibbhav Taraate
Alle anzeigenAlle Titel von Vaibbhav Taraate ansehen ( u. a. Taschenbuch und Gebundenes Buch )