Freunden von diesem Artikel berichten:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
Preis
SFr. 91,99
exkl. MwSt.
Bestellware
Lieferdatum: ca. 7. - 15. Jan 2026
Weihnachtsgeschenke können bis zum 31. Januar umgetauscht werden
Zu deiner iMusic Wunschliste hinzufügen
Auch vorhanden als:
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Medien | Bücher Gebundenes Buch (Buch mit hartem Rücken und steifem Einband) |
| Erscheinungsdatum | 11. Juni 2020 |
| ISBN13 | 9789811544040 |
| Verlag | Springer Verlag, Singapore |
| Seitenanzahl | 252 |
| Maße | 150 × 220 × 20 mm · 562 g |
Weitere Titel von Vaibbhav Taraate
Alle anzeigenAlle Titel von Vaibbhav Taraate ansehen ( u. a. Taschenbuch und Gebundenes Buch )