ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Bücher - Springer Verlag, Singapore - 9789813346413 - 7. Januar 2021
Bei Nichtübereinstimmung von Cover und Titel gilt der Titel

ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Preis
SFr. 164,49
exkl. MwSt.

Bestellware

Lieferdatum: ca. 6. - 14. Jan 2026
Weihnachtsgeschenke können bis zum 31. Januar umgetauscht werden
Zu deiner iMusic Wunschliste hinzufügen

Auch vorhanden als:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.


330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Medien Bücher     Gebundenes Buch   (Buch mit hartem Rücken und steifem Einband)
Erscheinungsdatum 7. Januar 2021
ISBN13 9789813346413
Verlag Springer Verlag, Singapore
Seitenanzahl 330
Maße 150 × 220 × 20 mm   ·   671 g

Weitere Titel von Vaibbhav Taraate

Alle anzeigen